PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01290191 A

(43) Date of publication of application: 22.11.89

(51) Int. CI

G11C 11/34

(21) Application number: 63120062

(22) Date of filing: 17.05.88

(71) Applicant:

RICOH CO LTD

(72) Inventor:

WATANABE KAZUHIRO

OKUBO HIDE

(54) SENSE AMPLIFIER CIRCUIT DEVICE


(57) Abstract:

PURPOSE: To exactly read data by using the data of an arithmetic result for the exclusive OR of the respective outputs of first and second amplifying means as the determining signal of the data for the output of a third amplifying means.

CONSTITUTION: A first amplifying means A1 subtracts and amplifies a second input signal IN2 from a first input signal IN1 and amplifies the signal IN2. Then, a second amplifying means A2 subtracts the first input signal IN1 from the second input signal IN2 and amplifies the signal IN1. Next, a third amplifying means A3 amplifies the level of difference between the output of the first amplifying means A1 and the output of the second amplifying means A2 and after that, the operation of the exclusive OR is executed for the respective outputs of the first and second amplifying means A1 and A2. Then, the determining signal is outputted to show the determination of the data for an output OUT of the third amplifying means A3. Thus, the data can be exactly read in the output voltage of a sense amplifier circuit

device to be the output of the third amplifying means A3.

COPYRIGHT: (C)1989,JPO&Japio



引用文献

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平1-290191

Int. Cl. 4

識別記号

庁内整理番号

❷公開 平成1年(1989)11月22日

G 11 C 11/34

3 1 1

8522-5B

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 センスアンプ回路装置

> 顧 昭63-120062 ②特

顧 昭63(1988)5月17日 223出

東京都大田区中馬込1丁目3番6号 株式会社リコー内 @発 明 者 渡 辺 @発 明 者 秀 東京都大田区中馬込1丁目3番6号 株式会社リコー内 大 久 保

東京都大田区中馬込1丁目3番6号 の出 願 人 株式会社リコー

弁理士 青 山 個代 理 人 葆 外1名

1. 発明の名称

センスアンブ回路装置

2. 特許請求の範囲

(1)第1の入力信号から第2の入力信号を減算し て増幅する第しの増幅手段と、

第2の入力信号から第1の入力信号を減算して 増幅する第2の増幅手段と、

上紀第1の増幅手段の出力と上記第2の増幅手 段の出力の差のレベルを増幅する第3の増幅手段

上記第1と第2の増幅手段の各出力の排他的論 理和の液算を行い、上記第3の増幅手段の出力の データの確定を示す確定信号を出力する論算手段 とを備えたことを特徴とするセンスアンプ回路装

3. 発明の詳細な説明

[産業上の利用分野]

本発明は記憶装置に格納されたデータを読み出 すためのセンスアンプ回路装置に関する。

[従来の技術]

第2図は従来例のセンスアンプ回路の回路図で

第2図において、記憶装置から出力される第1 の入力信号INIが、差動増幅器AIの反転入力 端子及び差動増幅器A2の非反転入力端子に入力 されるとともに、トランスミッションゲートTG を介してノードN3に入力される。また、上紀記 **遮装置から出力される第2の入力信号 L N 2 が差** 動増幅器AIの非反転入力端子に入力されるとと もに、差動増幅器 A 2 の反転入力端子に入力され

ここで、上記トランスミッションゲートTGは 例えば、並列接続されるPチャンネルMOS電界 効果トランジスタ(以下、PMOSFETという。)とNチャンネルMOS電界効果トランジスタ(以 下、NMOSFETという。)から構成される。

さらに、このセンスアンプ回路のイネーブル信 号SEは、トランスミッションゲートTGのPM OSFETのゲートに入力されるとともに、イン

特開平1-290191(2)

パータ【NVを介してNMOSFETのゲートに 人力される。またさらに、上記イネーブル信号S Eは、所定の遅延時間△tを有する遅延回路DL を介して出力電圧確定信号OCとして出力される。

整助増幅器 A I の出力掲子から出力される信号は差励増幅器 A 3 の非反転入力増子に入力され、一方、差励増幅器 A 2 の出力端子から出力される信号は差励増幅器 A 3 の反転入力端子に入力される。さらに、この差励増幅器 A 3 の出力端子から出力される信号はこのセンスアンプ回路の出力電圧 O U T として出力される。

以上のように根成された従来例のセンスアンプ 回路において、上記出力電圧確定信号OCを上述 のように、ただ単に入力されるイネーブル信号S Eを上記滅延時間ムtだけ遅延させて得ている。

第3図は第2図のセンスアンプ回路の助作を示すタイミングチャートであり、第3図において、記憶装置から入力されるイネーブル信号SEが上記及延回路DLの遅延時間Δ(だけ遅延されて出力電圧確定信号OCとして出力される。

[緑風を解決するための手段]

本発明は、第1の入力信号から第2の入力信号を越算して増幅する第1の増幅手段と、第2の入力信号を越算して増幅する第 2の増幅手段と、上記第1の増幅手段の出力と上記第2の増幅手段の出力の差のレベルを増幅する第3の増幅手段の出力の差のレベルを増幅する第3の増幅手段と、上記第1と第2の増幅手段の各出力の排他的始理和の複算を行い、上記第3の増幅手段の出力のデータの確定を示す確定信号を出力する流算手段とを備えたことを特徴とする。

以上のように似成することにより、上紀第1の 増属手段が第1の入力信号から第2の入力信号を 試算して増低し、上紀第2の増低手段が第2の入 力信号から第1の入力信号を減算して増低する。 次いで、上紀第3の増低手段が上紀第1の増低手 段の出力と上紀第2の増低手段の出力の差のレベ ルを増偏した後、上記演算手段が上紀第1と第2 の増幅手段の各出力の排他的論理和の演算を行い、 上紀第3の増低手段の出力のデータの数定を示す このセンスアンプ回路の出力電圧OUTは時刻 t.及びt.で確定しており、上記確定信号OCが上 記時刻t...t.からそれぞれ若干の時間の後の時刻t ..t.において、Hレベルとされるように、上記遅 延回路DLの遅延時間Δlが設定される。

[発明が解決しようとする課題]

上紀型延回路 D L の理延時間は上述のように一定に設定されている。一方、例えば電源電圧 V cc、周囲温度、及びプロセスのパラメータなどが変動した場合、第3 図の時刻は、は、で示されるセンスアンプ回路の出力電圧のデータの確定のタイミングが変動し、第3 図の時刻は、は、で示される上紀型延回路 D L によって設定されたデータ確定のタイミングがずれ、正確に、上紀センスアンプ回路の出力電圧におけるデータを読み出すことができなくなるという問題点があった。

本発明の目的は以上の問題点を解決し、センス アンプ回路装図の出力電圧におけるデータを正確 に読み出すことができるセンスアンプ回路装置を 提供することにある。

確定信号を出力する。

従って、上記第 1 と第 2 の均幅手段の各出力の 排他的給理和の演算結果のデータを、上記第 3 の 均幅手段の出力のデータの確定を示す確定信号と して用いることにより、従来例のように電源電圧 V ce、周囲温度又はプロセスのパラメータなどが 変効した場合であっても上起窓定億号のレベルが 変動しない。これにより、上紀第 3 の均幅手段の 出力であるセンスアンプ回路装置の出力電圧にお けるデータを正確に設み出すことができる。

金炸网

第 I 図は本発明の一変施例であるセンスアンプ 回路のプロック図であり、この実施例のセンスアンプ回路は、第 2 図の従来例のセンスアンプ回路 に比べて、型延回路 D L を信えず、差別地幅器 A I の出力と差別地幅器 A 2 の出力を 2 入力とする 排他的オアゲート X O R を備えたことを特徴とし ている。以下、上紀相違点について詳細に説明す

第1図において、差励均幅器A1の出力増子が

特開平1-290191(3)

排他的オアゲートXORの第1の入力端子に接続され、差動増幅器A2の出力端子が上記排他的オアゲートXORの第2の入力端子に接続される。この排他的オアゲートXORの出力端子から、センスアンプ回路の出力電圧のデータ確定時を示す出力電圧確定信号OCが出力される。

以上のように構成されたセンスアンプ回路の助 作を第1表を参照して説明する。

まず、イネーブル信号SEがしレベルであり、 入力信号INI.IN2の各レベルが等しいとき、 ノードNIとノードN2の各レベルがそれぞれH レベルとなり、この結果、出力電圧確定信号OC がしレベルとなる。

次に、イネーブル信号SEがHレベルであり入力信号INI.IN2の各レベルが等しいとき、 ノードNIとノードN2の各レベルはそれぞれHレベルとなり、その結果、出力電圧確定信号OCがしレベルとなる。

さらに、イネーブル信号SEがHレベルであり、 ・ 入力信号INIのレベルが入力信号IN2のレベ

FET NIのゲート及びNMOSFET N4のゲートに入力される。一方、入力信号IN2がノードND4を介してNMOSFET N2のゲートなびNMOSFET N5のゲートに入力される。

また、イネーブル信号SEが、トランスミッションゲートTGのPMOSFETのゲートに入力されるとともに、インバータINVを介してNMOSFETのゲートに入力される。さらに、イネーブル信号SEが、ブルアップ用PMOSFETPIのゲート、ブルアップ用PMOSFETPOゲート、アルアップ用PMOSFETPOゲート、NMOSFETN3のゲート、及びNMOSFETN6のゲートに入力される。

ここで、PMOSFET P1のソースが例えば+5Vの直流電圧を出力する直流電源Vccに接続され、PMOSFET P1のドレインがノードND1に接続される。また、PMOSFET P2のソースが上記直流電源Vccに接続され、PMOSFET P2のドレインがノードND2に接続される。

ルよりも高いとき、ノードNIとノードN2の各 レベルがそれぞれしレベル、Hレベルとなり、そ の結果、出力選圧確定信号OCがHレベルとなる。

またさらに、イネーブル信号SEがHレベルであり、入力信号INIのレベルが入力信号IN2のレベルが入力信号IN2のレベルがよりも低いとき、ノードNIとノードN2の各レベルがそれぞれHレベル、レレベルとなり、その結果、出力電圧確定信号OCがHレベルとなる。

従って、イネーブル信号SEがHレベルであり、 入力信号INIのレベルと入力信号IN2のレベルが異なるとき、出力電圧確定信号OCがHレベルとなる。すなわち、出力電圧確定信号OCがレレベルからHレベルになるとき、センスアンブ回路の出力電圧OUTが確定したことを検出できる。

第4図において、入力信号INIがトランスミッションゲートTGを介して、ノードND4に入力されるとともに、ノードND3を介してNMOS

差助増幅器AIは2個のPMOSFET P3. P4と3個のNMOSFET N1.N2.N3を 燃える。この差励増幅器A1において、PMOS FET P3のソース及びPMOSFETのソー スはともに直流電源Vecに接続され、毎PMOS FET P307-12PMOSFET P40 ゲートがともに接続されてNMOSFET N2 のドレインに接続される。PMOSFET P3 のドレインとNMOSFET N1のドレインは ともに接続されて、PMOSFET Plのドレ インとノードNDIに接続される。PMOSFE T P3のゲートがPMOSFET P4のゲー トとドレインに接続されるとともに、NMOSF ET N2のドレインに接続される。NMOSF ET NIOY-ZHNMOSFET N2OY ースに接続されるとともに、NMOSFET N 3のドレインに接続される。さらに、NMOSF ET N3のソースはアースに接続される。この 差功均幅器AIの出力増子はノードNDIであり、 排他的オアゲートXORの第1の入力増子に接続

特開平1-290191(4)

されるとともに、NMOSFET N7のゲート に接続される。

差励増幅器 A 2 は 2 個の P M O S F E T P 5 .
P 6 と 3 個の N M O S F E T N 4 N 5 及 U N
6 を 値える。この 差 助 増幅器 A 2 において、 P M
O S F E T P 5 の ソースと P M O S F E T P
6 の ソースは ともに 直流 電源 V ccに 接続され、 P
M O S F E T P 5 の ゲートと P M O S F E T
P 6 の ゲート か ともに 接続されて、 P M O S F E T
P 6 の ゲート か ともに 接続されて、 P M O S F E T
U インに 接続される。 P M O S F E T P 6 の ド
レインと N M O S F E T N 5 の ドレイン は ともに 接続されて、 P M O S F E T P 2 の ドレイン と ノード N D 2 に 接続される。

NMOSFET N4のソースとNMOSFET N5のソースはともに接続されてNMOSFET N6のドレインに接続される。さらに、NMOSFET N6のソースはアースに接続される。この窓助増幅器A2の出力端子はノードND2に接続されるとともに、排他的オアゲートXO

さらに、排他的オアゲートXORの出力増子は 出力電圧確定信号OCの出力増子となる。

以上のように構成された第4図のセンスアンプ 回路は、第1姿に示すように、第1図のセンスア ンプ回路と簡単に助作する。

以上説明したように、入力信号!N1.IN2 をそれぞれ入力とする差動増幅器A1.A2の各 出力増子を入力とする排他的オアゲートX0Rを 設けたので、イネーブル信号SEがHレベルであ り、入力信号IN1のレベルと人力信号IN2の レベルが異なるとき、上記排他的オアゲートX0 RからHレベルの出力電圧電定信号OCが出力さ れ、この信号OCがLレベルからHレベルになる とき、センスアンブ回路の出力電圧OUTのデー タが確定したことを検出することができる。 Rの第2の入力端子及びNMOSFET N8の ゲートに接続される。

差勁増幅器A3は2個のPMOSFET P7.
P8と3個のNMOSFET N7.N8.N9を備える。この差砂増幅器A3において、PMOSFET P8のソースはともに直旋電源Vecに接続され、PMOSFET P8のゲートがともに接続されて、PMOSFET P8のゲートがともに接続されて、PMOSFET P7のドレイン及びNMOSFET N7のドレインに接続される。また、PMOSFET P8のドレインとNMOSFET N8のドレインはともに接続されて、このセンスアンプ回路の出力信号OUTの端子に接続される。

NMOSFET N7のソースとNMOSFET N8のソースはともに接続され、NMOSFET N9のドレインに接続される。さらに、NMOSFET N9のゲートは直流電源Vccに接続され、NMOSFET N9のソースはアースに接続される。

第 1 表

SE	IN1とIN2の関係	NI	N 2	ос
L	1 N 1 = 1 N 2	н	н	L
н	IN 1 = IN 2	н	н	L
н	1 N 1 > 1 N 2	L	н	н
	1 N 1 < 1 N 2	н	L	H

[発明の効果]

以上詳述したように本発明によれば、2個の入力信号を減算して増幅する第1と第2の増幅手段の各出力の排他的均理和の流算結果のデータを、センスアンプ回路装図の出力のデータの確定を示す確定信号として用いたので、従来例のように電磁度Vcc、周囲温度又はプロセスのパラメータなどが変励した場合であっても、上記確定信号のレベルが変励しない。従って、センスアンプ回路装置の出力におけるデータを正確に読み出すことができるという利点がある。

4. 図面の簡単な説明

第1図は本発明の一実施例であるセンスアンブ 回路のブロック図、

第2図は従来例のセンスアンブ回路のブロック

第3図は第2図のセンスアンプ回路の動作を示 すタイミングチャート、

第4図は第1図のセンスアンプ回路の回路図で

A 1 , A 2 , A 3 … 兹動增幅器、


TG…トランスミッションゲート、

INV…インバータ、


XOR…排他的オアゲート。

特開平1-290191(5)

第 1 図



赛 2 🖾



***3**

